EPC2L20 vs EPC2LC20CAD Comparaison
Comparaison détaillée côte à côte de EPC2L20 par Altera et EPC2LC20CAD par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPC2L20 | EPC2LC20CAD |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | Memory ICs | Memory ICs |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $25,80 | $9,75 |
| Type de mémoire | Configuration PROM (non-volatile) | Configuration PROM (Flash) |
| Taille de mémoire | 1.6 Mbit | — |
| Organisation de la mémoire | 8-bit byte | — |
| Interface | Serial FPGA configuration + JTAG (IEEE 1149.1 / IEEE 1532) | — |
| Programmability | In-system programmable via JTAG | — |
| Core Supply Voltage (VCCINT) | 3.3 V | — |
| I/O Supply Voltage (VCCIO) | 3.3 V or 5.0 V (VCCSEL selectable) | — |
| Cascade Support | Yes - multi-device daisy chain | — |
| Boundary Scan | JTAG IEEE 1149.1 BST | — |
| Boîtier | 20-pin PLCC (J-lead) | 20-pin J-lead PLCC (PLCC-20) |
| Type de montage | Surface Mount (PLCC socket compatible) | Surface Mount / Through-hole (PLCC socket) |
| Température de fonctionnement | [DATA_NEEDED: operating temperature range] | -40C to +85C (commercial) |
| Niveau MSL | [DATA_NEEDED: MSL rating] | — |
| Statut RoHS | RoHS Compliant (per IC Components listing) | Compliant |
| Process Technology | Low-power CMOS | — |
| Target FPGAs | APEX II, APEX 20K, Mercury, ACEX 1K, Cyclone, Stratix | — |
| Memory Capacity | — | 1.6 Mbit |
| Tension d'alimentation | — | 3.3 V (nominal) |
| I/O Voltage Tolerance | — | 5 V tolerant |
| Configuration Mode | — | Serial (bit-wide, Altera FPGAs) |
| Program Interface | — | IEEE Std 1149.1 JTAG (in-system programmable) |
| Nombre de broches | — | 20 |
| Maximum Input Voltage (DC) | — | -0.3 V to +7.0 V |
| Input Undershoot/Overshoot | — | -2.0 V to +7.0 V for <100 mA, <20 ns no-load |
| Compatible FPGA Families | — | APEX 20K, ACEX 1K, Cyclone, Stratix |
| Programming Method | — | JTAG ISP (no external programmer required) |