EPC2LI20NGA vs EPC2LI20 Comparación

Comparación detallada lado a lado de EPC2LI20NGA por Altera y EPC2LI20 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPC2LI20NGA EPC2LI20
Marca Altera Altera
Categoría FPGA & CPLD Memory ICs
Estado del ciclo de vida Obsolete NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $4,35 $5,95
Tamaño de memoria 1.6 Mbit 1.6 Mb (1,572,864 bits)
Función In-System Programmable Configuration PROM Configuration PROM for SRAM-based FPGAs
Target Device SRAM-based LUT FPGAs —
Encapsulado 20-PLCC (9x9 mm) —
Rango de temperatura de funcionamiento -40C to +85C (Industrial) —
Tensión de alimentación 3.0 V to 3.6 V (3.3 V typical) —
Configuration Interface Passive Serial / Passive Parallel Serial or Byte-wide (parallel)
Programming Method In-System via JTAG (IEEE 1149.1) —
Cascadable Yes (DATA, DCLK chain) —
Estado RoHS Compliant (lead-free 'G' suffix) [DATA_NEEDED: RoHS status]
Tipo de montaje Surface Mount / Thru-Hole Socket Surface Mount (PLCC socket-compatible)
Lead-Free Termination Yes (NiPdAu) —
Process Technology CMOS EEPROM —
Manufacturer Altera / Intel PSG —
Datasheet Document EPC2 datasheet (Altera) —
Tipo de memoria — Flash (in-system programmable)
Programmable Type — In System Programmable (ISP)
Supply Voltage - Operating — 3.0 V to 3.6 V and 4.5 V to 5.5 V (auto-sensing)
Temperatura de funcionamiento — -40 C to +85 C (Industrial)
Encapsulado / Carcasa — 20-PLCC (J-lead, 9x9 mm)
Decompression — On-chip (supports compressed bitstreams)
JTAG / ISP Interface — IEEE 1532 (TCK, TMS, TDI, TDO)
Multi-Device Support — Yes (daisy-chain configuration)
User-Accessible Memory — Yes (unused flash available to user logic)
Nivel MSL — [DATA_NEEDED: MSL level]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización