EPC2LI20NGA vs EPC2LI20 Comparaison

Comparaison détaillée côte à côte de EPC2LI20NGA par Altera et EPC2LI20 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPC2LI20NGA EPC2LI20
Marque Altera Altera
Catégorie FPGA & CPLD Memory ICs
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $4,35 $5,95
Taille de mémoire 1.6 Mbit 1.6 Mb (1,572,864 bits)
Fonction In-System Programmable Configuration PROM Configuration PROM for SRAM-based FPGAs
Target Device SRAM-based LUT FPGAs —
Boîtier 20-PLCC (9x9 mm) —
Plage de température de fonctionnement -40C to +85C (Industrial) —
Tension d'alimentation 3.0 V to 3.6 V (3.3 V typical) —
Configuration Interface Passive Serial / Passive Parallel Serial or Byte-wide (parallel)
Programming Method In-System via JTAG (IEEE 1149.1) —
Cascadable Yes (DATA, DCLK chain) —
Statut RoHS Compliant (lead-free 'G' suffix) [DATA_NEEDED: RoHS status]
Type de montage Surface Mount / Thru-Hole Socket Surface Mount (PLCC socket-compatible)
Lead-Free Termination Yes (NiPdAu) —
Process Technology CMOS EEPROM —
Manufacturer Altera / Intel PSG —
Datasheet Document EPC2 datasheet (Altera) —
Type de mémoire — Flash (in-system programmable)
Programmable Type — In System Programmable (ISP)
Supply Voltage - Operating — 3.0 V to 3.6 V and 4.5 V to 5.5 V (auto-sensing)
Température de fonctionnement — -40 C to +85 C (Industrial)
Boîtier / Format — 20-PLCC (J-lead, 9x9 mm)
Decompression — On-chip (supports compressed bitstreams)
JTAG / ISP Interface — IEEE 1532 (TCK, TMS, TDI, TDO)
Multi-Device Support — Yes (daisy-chain configuration)
User-Accessible Memory — Yes (unused flash available to user logic)
Niveau MSL — [DATA_NEEDED: MSL level]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis