EPC8QI100N vs EPC4QI100N Comparación

Comparación detallada lado a lado de EPC8QI100N por Altera y EPC4QI100N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPC8QI100N EPC4QI100N
Marca Altera Altera
Categoría EEPROM Memory ICs
Estado del ciclo de vida NRND Activo
Estado del stock In Stock In Stock
Precio unitario (USD) $16,90 $10,40
Manufacturer Altera (Intel) —
Part Family EPC8 (Enhanced Configuration) —
Device Type Configuration PROM for SRAM-based FPGAs —
Tamaño de memoria 8 Mbit (8,388,608 bits) 4 Mbit (4,194,304 bits)
Programmable Type In System Programmable (Flash) In System Programmable (ISP via JTAG)
Configuration Interface Altera serial (4-wire: DATA, DCLK, nCS, nINIT_CONF) —
Maximum Configuration Clock 50 MHz —
On-Chip Decompression Yes (Altera compression algorithm) —
Supply Voltage (VCC) 3.0 V to 3.6 V 3.0 V to 3.6 V
Temperatura de funcionamiento -40 °C to +85 °C (Industrial) -40C to +85C (industrial)
Encapsulado 100-PQFP / 100-BQFP (20 x 14 mm) 100-pin PQFP (PowerPQFP, 20x14 mm)
Recuento de pines 100 —
Tipo de montaje Surface Mount Surface Mount
Lead-Free / RoHS Yes (per distributor listings) —
JTAG (IEEE 1149.1) ISP Supported —
Multi-Device Daisy-Chain Supported —
Target FPGA Families ACEX 1K, APEX 20K, APEX II, Arria GX, Cyclone, Cyclone II, FLEX 10K, FLEX 6000, Mercury, Stratix, Stratix GX, Stratix II, Stratix II GX —
Packaging Tray —
Tipo de memoria — In-System Programmable Configuration PROM (NOR flash)
Interfaz — Altera serial (x1) configuration + JTAG
Configuration Clock DCLK — [DATA_NEEDED: DCLK maximum frequency]
Active Supply Current (ICC active) — [DATA_NEEDED: ICC active typical value]
Standby Supply Current — [DATA_NEEDED: ICC standby typical value]
Storage Temperature — -65C to +150C
Package Code — QI100 (PQFP-100, industrial)
Nivel MSL — [DATA_NEEDED: MSL rating]
Estado RoHS — [DATA_NEEDED: RoHS compliance]
JTAG Standard — IEEE 1149.1 boundary-scan / ISP
Cascading — Supported (multi-device daisy chain)
Target FPGAs — Altera Cyclone, Cyclone II, Stratix series

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización