EPC8QI100N vs EPC4QI100N Comparação

Comparação detalhada lado a lado de EPC8QI100N por Altera e EPC4QI100N por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPC8QI100N EPC4QI100N
Marca Altera Altera
Categoria EEPROM Memory ICs
Status do ciclo de vida NRND Ativo
Status do estoque In Stock In Stock
Preço unitário (USD) $16,90 $10,40
Manufacturer Altera (Intel) —
Part Family EPC8 (Enhanced Configuration) —
Device Type Configuration PROM for SRAM-based FPGAs —
Tamanho da memória 8 Mbit (8,388,608 bits) 4 Mbit (4,194,304 bits)
Programmable Type In System Programmable (Flash) In System Programmable (ISP via JTAG)
Configuration Interface Altera serial (4-wire: DATA, DCLK, nCS, nINIT_CONF) —
Maximum Configuration Clock 50 MHz —
On-Chip Decompression Yes (Altera compression algorithm) —
Supply Voltage (VCC) 3.0 V to 3.6 V 3.0 V to 3.6 V
Temperatura de operação -40 °C to +85 °C (Industrial) -40C to +85C (industrial)
Encapsulamento 100-PQFP / 100-BQFP (20 x 14 mm) 100-pin PQFP (PowerPQFP, 20x14 mm)
Contagem de pinos 100 —
Tipo de montagem Surface Mount Surface Mount
Lead-Free / RoHS Yes (per distributor listings) —
JTAG (IEEE 1149.1) ISP Supported —
Multi-Device Daisy-Chain Supported —
Target FPGA Families ACEX 1K, APEX 20K, APEX II, Arria GX, Cyclone, Cyclone II, FLEX 10K, FLEX 6000, Mercury, Stratix, Stratix GX, Stratix II, Stratix II GX —
Packaging Tray —
Tipo de memória — In-System Programmable Configuration PROM (NOR flash)
Interface — Altera serial (x1) configuration + JTAG
Configuration Clock DCLK — [DATA_NEEDED: DCLK maximum frequency]
Active Supply Current (ICC active) — [DATA_NEEDED: ICC active typical value]
Standby Supply Current — [DATA_NEEDED: ICC standby typical value]
Storage Temperature — -65C to +150C
Package Code — QI100 (PQFP-100, industrial)
Nível MSL — [DATA_NEEDED: MSL rating]
Status RoHS — [DATA_NEEDED: RoHS compliance]
JTAG Standard — IEEE 1149.1 boundary-scan / ISP
Cascading — Supported (multi-device daisy chain)
Target FPGAs — Altera Cyclone, Cyclone II, Stratix series

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação