EPC8QI100N vs EPC8QC100DM Comparación

Comparación detallada lado a lado de EPC8QI100N por Altera y EPC8QC100DM por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPC8QI100N EPC8QC100DM
Marca Altera Intel
Categoría EEPROM EEPROM
Estado del ciclo de vida NRND Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $16,90 $17,10
Manufacturer Altera (Intel) —
Part Family EPC8 (Enhanced Configuration) —
Device Type Configuration PROM for SRAM-based FPGAs —
Tamaño de memoria 8 Mbit (8,388,608 bits) 8 Mb (1 MB)
Programmable Type In System Programmable (Flash) —
Configuration Interface Altera serial (4-wire: DATA, DCLK, nCS, nINIT_CONF) —
Maximum Configuration Clock 50 MHz —
On-Chip Decompression Yes (Altera compression algorithm) —
Supply Voltage (VCC) 3.0 V to 3.6 V 3.0 V to 3.6 V (3.3 V typical)
Temperatura de funcionamiento -40 °C to +85 °C (Industrial) -40 C to +85 C (industrial / DM suffix)
Encapsulado 100-PQFP / 100-BQFP (20 x 14 mm) 100-PQFP (20 x 14 mm)
Recuento de pines 100 —
Tipo de montaje Surface Mount Surface Mount
Lead-Free / RoHS Yes (per distributor listings) —
JTAG (IEEE 1149.1) ISP Supported —
Multi-Device Daisy-Chain Supported —
Target FPGA Families ACEX 1K, APEX 20K, APEX II, Arria GX, Cyclone, Cyclone II, FLEX 10K, FLEX 6000, Mercury, Stratix, Stratix GX, Stratix II, Stratix II GX —
Packaging Tray —
Tipo de memoria — Non-volatile configuration PROM
Interfaz — Serial (Passive Serial / Passive Parallel Synchronous / Active Serial)
Maximum DCLK Frequency — 40 MHz
In-System Programming — Yes (IEEE 1149.1 / IEEE 1532 JTAG)
Cascade Support — Yes - two EPC8 devices for 16 Mb
Nivel MSL — 1 (Unlimited)
Estado RoHS — Compliant
Lead-Free / Halogen-Free — Lead-free (per supplier); halogen status not in datasheet excerpt
Compatible FPGA Families — Cyclone, Cyclone II, Cyclone III, Stratix, Arria
Configuration Modes — PS, PPS, AS (with appropriate FPGA master)
Programming Cycles — [DATA_NEEDED: minimum erase/write endurance cycles]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización