EPM3128AFI256-10N vs EPM3128ATC100-10NS Comparación

Comparación detallada lado a lado de EPM3128AFI256-10N por Altera y EPM3128ATC100-10NS por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3128AFI256-10N EPM3128ATC100-10NS
Marca Altera Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Activo Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $9,75 $6,50
Family MAX 3000A MAX 3000A
Logic Density 2.5K gates —
Macro Cells 128 128
User I/Os 98 80
Speed Grade -10 (10 ns pin-to-pin) —
Propagation Delay (tPD) 10 ns —
Counter Frequency (max) 227.3 MHz —
Logic Family CMOS, EEPROM-based —
Supply Voltage (Core) 3.3 V —
I/O Compatibility 5.0 V, 3.3 V, 2.5 V (MultiVolt) —
In-System Programmability Yes (JTAG / IEEE 1149.1) —
Encapsulado 256-ball FineLine BGA (FBGA-256) TQFP-100
Temperatura de funcionamiento -40C to +85C (industrial, per 'I' suffix) [DATA_NEEDED: operating temperature range]
Recuento de pines 256 100
Estado RoHS Compliant [DATA_NEEDED: RoHS compliance status]
Configuration Memory EEPROM (non-volatile) EEPROM (non-volatile)
PCI Compliance PCI Local Bus Spec Rev 2.2 —
Device Type — CPLD (Complex Programmable Logic Device)
Pin-to-Pin Logic Delay (tPD) — 10 ns
Counter Frequency (fCNT) — up to 227.3 MHz
Supply Voltage - Core (VCCINT) — 3.3 V
Supply Voltage - I/O (VCCIO) — 3.3 V or 2.5 V (5.0 V-tolerant inputs)
Logic-Level Compatibility — 5.0 V, 3.3 V, 2.5 V
Programmability — In-system (ISP), IEEE Std. 1532
Boundary Scan — IEEE 1149.1 JTAG
Tipo de montaje — Surface Mount
Lead-Free — [DATA_NEEDED: lead-free status]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización