EPM3128AFI256-10N vs EPM3128ATC100-10NS Comparaison

Comparaison détaillée côte à côte de EPM3128AFI256-10N par Altera et EPM3128ATC100-10NS par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3128AFI256-10N EPM3128ATC100-10NS
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Actif Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,75 $6,50
Family MAX 3000A MAX 3000A
Logic Density 2.5K gates —
Macro Cells 128 128
User I/Os 98 80
Speed Grade -10 (10 ns pin-to-pin) —
Propagation Delay (tPD) 10 ns —
Counter Frequency (max) 227.3 MHz —
Logic Family CMOS, EEPROM-based —
Supply Voltage (Core) 3.3 V —
I/O Compatibility 5.0 V, 3.3 V, 2.5 V (MultiVolt) —
In-System Programmability Yes (JTAG / IEEE 1149.1) —
Boîtier 256-ball FineLine BGA (FBGA-256) TQFP-100
Température de fonctionnement -40C to +85C (industrial, per 'I' suffix) [DATA_NEEDED: operating temperature range]
Nombre de broches 256 100
Statut RoHS Compliant [DATA_NEEDED: RoHS compliance status]
Configuration Memory EEPROM (non-volatile) EEPROM (non-volatile)
PCI Compliance PCI Local Bus Spec Rev 2.2 —
Device Type — CPLD (Complex Programmable Logic Device)
Pin-to-Pin Logic Delay (tPD) — 10 ns
Counter Frequency (fCNT) — up to 227.3 MHz
Supply Voltage - Core (VCCINT) — 3.3 V
Supply Voltage - I/O (VCCIO) — 3.3 V or 2.5 V (5.0 V-tolerant inputs)
Logic-Level Compatibility — 5.0 V, 3.3 V, 2.5 V
Programmability — In-system (ISP), IEEE Std. 1532
Boundary Scan — IEEE 1149.1 JTAG
Type de montage — Surface Mount
Lead-Free — [DATA_NEEDED: lead-free status]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis