EPM3128ATI10010N vs EPM3128ATC100-10NS Comparación

Comparación detallada lado a lado de EPM3128ATI10010N por Altera y EPM3128ATC100-10NS por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3128ATI10010N EPM3128ATC100-10NS
Marca Altera Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Activo Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $9,10 $6,50
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macro Cells 128 128
Logic Array Blocks (LABs) 8 —
Usable Gates 2,500 —
User I/Os 80 80
Número de pines 100 —
Encapsulado 100-pin TQFP TQFP-100
Tipo de montaje Surface Mount Surface Mount
Propagation Delay (tPD) 10 ns —
Maximum Internal Frequency 98 MHz —
Core Supply Voltage 3.0 V to 3.6 V —
I/O Bank Voltage 1.8 V / 2.5 V / 3.3 V —
Temperatura de funcionamiento 0 C to +70 C (commercial) [DATA_NEEDED: operating temperature range]
Process Technology CMOS EEPROM —
Programming Interface JTAG (IEEE 1149.1) ISP —
PCI Compliance Yes (speed grades -5/-6/-7/-10) —
Estado RoHS unknown [DATA_NEEDED: RoHS compliance status]
Recuento de pines — 100
Pin-to-Pin Logic Delay (tPD) — 10 ns
Counter Frequency (fCNT) — up to 227.3 MHz
Supply Voltage - Core (VCCINT) — 3.3 V
Supply Voltage - I/O (VCCIO) — 3.3 V or 2.5 V (5.0 V-tolerant inputs)
Logic-Level Compatibility — 5.0 V, 3.3 V, 2.5 V
Programmability — In-system (ISP), IEEE Std. 1532
Boundary Scan — IEEE 1149.1 JTAG
Configuration Memory — EEPROM (non-volatile)
Lead-Free — [DATA_NEEDED: lead-free status]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización