EPM3128ATI10010N vs EPM3128ATC100-10NS Comparaison

Comparaison détaillée côte à côte de EPM3128ATI10010N par Altera et EPM3128ATC100-10NS par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3128ATI10010N EPM3128ATC100-10NS
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Actif Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,10 $6,50
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macro Cells 128 128
Logic Array Blocks (LABs) 8 —
Usable Gates 2,500 —
User I/Os 80 80
Nombre de broches 100 —
Boîtier 100-pin TQFP TQFP-100
Type de montage Surface Mount Surface Mount
Propagation Delay (tPD) 10 ns —
Maximum Internal Frequency 98 MHz —
Core Supply Voltage 3.0 V to 3.6 V —
I/O Bank Voltage 1.8 V / 2.5 V / 3.3 V —
Température de fonctionnement 0 C to +70 C (commercial) [DATA_NEEDED: operating temperature range]
Process Technology CMOS EEPROM —
Programming Interface JTAG (IEEE 1149.1) ISP —
PCI Compliance Yes (speed grades -5/-6/-7/-10) —
Statut RoHS unknown [DATA_NEEDED: RoHS compliance status]
Nombre de broches — 100
Pin-to-Pin Logic Delay (tPD) — 10 ns
Counter Frequency (fCNT) — up to 227.3 MHz
Supply Voltage - Core (VCCINT) — 3.3 V
Supply Voltage - I/O (VCCIO) — 3.3 V or 2.5 V (5.0 V-tolerant inputs)
Logic-Level Compatibility — 5.0 V, 3.3 V, 2.5 V
Programmability — In-system (ISP), IEEE Std. 1532
Boundary Scan — IEEE 1149.1 JTAG
Configuration Memory — EEPROM (non-volatile)
Lead-Free — [DATA_NEEDED: lead-free status]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis