EPM3128ATI10010N vs EPM3128ATC100-10NS Comparação
Comparação detalhada lado a lado de EPM3128ATI10010N por Altera e EPM3128ATC100-10NS por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.
Comparação de especificações
| Parâmetro | EPM3128ATI10010N | EPM3128ATC100-10NS |
|---|---|---|
| Marca | Altera | Intel |
| Categoria | FPGA & CPLD | FPGA & CPLD |
| Status do ciclo de vida | Ativo | Obsolete |
| Status do estoque | In Stock | In Stock |
| Preço unitário (USD) | $9,10 | $6,50 |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Macro Cells | 128 | 128 |
| Logic Array Blocks (LABs) | 8 | — |
| Usable Gates | 2,500 | — |
| User I/Os | 80 | 80 |
| Número de pinos | 100 | — |
| Encapsulamento | 100-pin TQFP | TQFP-100 |
| Tipo de montagem | Surface Mount | Surface Mount |
| Propagation Delay (tPD) | 10 ns | — |
| Maximum Internal Frequency | 98 MHz | — |
| Core Supply Voltage | 3.0 V to 3.6 V | — |
| I/O Bank Voltage | 1.8 V / 2.5 V / 3.3 V | — |
| Temperatura de operação | 0 C to +70 C (commercial) | [DATA_NEEDED: operating temperature range] |
| Process Technology | CMOS EEPROM | — |
| Programming Interface | JTAG (IEEE 1149.1) ISP | — |
| PCI Compliance | Yes (speed grades -5/-6/-7/-10) | — |
| Status RoHS | unknown | [DATA_NEEDED: RoHS compliance status] |
| Contagem de pinos | — | 100 |
| Pin-to-Pin Logic Delay (tPD) | — | 10 ns |
| Counter Frequency (fCNT) | — | up to 227.3 MHz |
| Supply Voltage - Core (VCCINT) | — | 3.3 V |
| Supply Voltage - I/O (VCCIO) | — | 3.3 V or 2.5 V (5.0 V-tolerant inputs) |
| Logic-Level Compatibility | — | 5.0 V, 3.3 V, 2.5 V |
| Programmability | — | In-system (ISP), IEEE Std. 1532 |
| Boundary Scan | — | IEEE 1149.1 JTAG |
| Configuration Memory | — | EEPROM (non-volatile) |
| Lead-Free | — | [DATA_NEEDED: lead-free status] |