EPM3256AQC208-10N vs EPM3256AQC208-10 Comparación

Comparación detallada lado a lado de EPM3256AQC208-10N por Altera y EPM3256AQC208-10 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3256AQC208-10N EPM3256AQC208-10
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $4,62 $15,20
Series MAX 3000A —
Programmable Type In-System Programmable (EEPROM) —
Number of Macrocells 256 —
Number of Logic Elements/Blocks 16 LABs —
Usable Gates 10,000 5,000
Number of I/O Pins 161 (158 user I/O per Arrow listing) —
Propagation Delay (tpd) 10 ns (max) —
Maximum Counter Frequency 227.3 MHz —
Supply Voltage - Internal 3.0 V to 3.6 V (3.3 V typical) —
Temperatura de funcionamiento 0C to +70C (Commercial) 0 °C to +70 °C (Commercial)
Encapsulado / Carcasa 208-BFQFP / 208-PQFP (28x28 mm) —
Tipo de montaje Surface Mount Surface Mount
ISP Compliance IEEE Std. 1532 —
Boundary Scan IEEE Std. 1149.1 (JTAG) —
I/O Tolerance 5 V tolerant, MultiVolt interface MultiVolt 2.5 V / 3.3 V / 5.0 V tolerant
Estado RoHS [DATA_NEEDED: lead-free status - non-RoHS suffix 'N' typically indicates lead-free finish, but datasheet not present in data] [DATA_NEEDED: RoHS status]
Family — MAX 3000A
Logic Family — CMOS (EEPROM-based)
Macrocells — 256
User I/Os — 161
Número de pines — 208
Encapsulado — 208-BFQFP (PQFP, Gull Wing)
Pin-to-Pin Propagation Delay — 10 ns
Counter Frequency (max) — 227.3 MHz
Supply Voltage (VCCINT) — 3.3 V
Programming Interface — IEEE 1149.1 JTAG (ISP)
PCI-SIG Compliance — Yes (speed grades -4, -5, -6, -7, -10)
Global Clock Networks — 4 (CLK, CLR, OE, GCLK)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización