EPM3256AQC208-10N vs EPM3256AQC208-10 Comparaison

Comparaison détaillée côte à côte de EPM3256AQC208-10N par Altera et EPM3256AQC208-10 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3256AQC208-10N EPM3256AQC208-10
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $4,62 $15,20
Series MAX 3000A —
Programmable Type In-System Programmable (EEPROM) —
Number of Macrocells 256 —
Number of Logic Elements/Blocks 16 LABs —
Usable Gates 10,000 5,000
Number of I/O Pins 161 (158 user I/O per Arrow listing) —
Propagation Delay (tpd) 10 ns (max) —
Maximum Counter Frequency 227.3 MHz —
Supply Voltage - Internal 3.0 V to 3.6 V (3.3 V typical) —
Température de fonctionnement 0C to +70C (Commercial) 0 °C to +70 °C (Commercial)
Boîtier / Format 208-BFQFP / 208-PQFP (28x28 mm) —
Type de montage Surface Mount Surface Mount
ISP Compliance IEEE Std. 1532 —
Boundary Scan IEEE Std. 1149.1 (JTAG) —
I/O Tolerance 5 V tolerant, MultiVolt interface MultiVolt 2.5 V / 3.3 V / 5.0 V tolerant
Statut RoHS [DATA_NEEDED: lead-free status - non-RoHS suffix 'N' typically indicates lead-free finish, but datasheet not present in data] [DATA_NEEDED: RoHS status]
Family — MAX 3000A
Logic Family — CMOS (EEPROM-based)
Macrocells — 256
User I/Os — 161
Nombre de broches — 208
Boîtier — 208-BFQFP (PQFP, Gull Wing)
Pin-to-Pin Propagation Delay — 10 ns
Counter Frequency (max) — 227.3 MHz
Supply Voltage (VCCINT) — 3.3 V
Programming Interface — IEEE 1149.1 JTAG (ISP)
PCI-SIG Compliance — Yes (speed grades -4, -5, -6, -7, -10)
Global Clock Networks — 4 (CLK, CLR, OE, GCLK)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis