EPM3512AFC256-18 vs EPM3256AFC256-7 Comparación

Comparación detallada lado a lado de EPM3512AFC256-18 por Altera y EPM3256AFC256-7 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3512AFC256-18 EPM3256AFC256-7
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $17,20 $12,10
Family MAX 3000A MAX 3000A
Macrocells 512 —
Logic Array Blocks (LABs) 16 16
Maximum User I/O Pins 212 —
Pin-to-Pin Delay (tPD1) 18 ns —
Global Clock Networks 4 —
VCCINT (Core Supply) 3.0 V to 3.6 V (3.3 V typical) —
VCCIO (I/O Supply) 2.5 V or 3.3 V (MultiVolt) —
Temperatura de funcionamiento [DATA_NEEDED: industrial/commercial grade] 0 °C to 70 °C (Commercial)
Programming Technology EEPROM (non-volatile) —
In-System Programming IEEE Std. 1532 / JTAG (IEEE Std. 1149.1) —
Encapsulado 256-ball FineLine BGA (FCBGA) FBGA-256 (FineLine BGA), 256 balls
Ball Pitch 1.0 mm —
Estado RoHS [DATA_NEEDED: not specified in retrieved data] [DATA_NEEDED: RoHS compliance status]
Tipo de montaje Surface Mount —
Device Type — CPLD (Complex Programmable Logic Device)
Macro Cells — 256
Usable Gates — 10,000
User I/Os — 161
Pin-to-Pin Logic Delay — 4.5 ns (max)
Counter Frequency — 227.3 MHz (max)
Propagation Delay (tpd) — 10 ns
Core Voltage — 3.3 V
I/O Compatibility — 5.0 V / 3.3 V / 2.5 V (MultiVolt I/O)
Process Technology — CMOS EEPROM, 0.30 µm
In-System Programmability — IEEE Std. 1532-compliant 3.3-V ISP
Boundary-Scan Test — JTAG (IEEE 1149.1)
Speed Grade — -7

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización