EPM3512AFC256-18 vs EPM3256AFC256-7 比較

詳細な並列比較: EPM3512AFC256-18 メーカー: Altera および EPM3256AFC256-7 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EPM3512AFC256-18 EPM3256AFC256-7
ブランド Altera Altera
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 Obsolete Obsolete
在庫状況 In Stock In Stock
単価(USD) $17.20 $12.10
Family MAX 3000A MAX 3000A
Macrocells 512 —
Logic Array Blocks (LABs) 16 16
Maximum User I/O Pins 212 —
Pin-to-Pin Delay (tPD1) 18 ns —
Global Clock Networks 4 —
VCCINT (Core Supply) 3.0 V to 3.6 V (3.3 V typical) —
VCCIO (I/O Supply) 2.5 V or 3.3 V (MultiVolt) —
動作温度 [DATA_NEEDED: industrial/commercial grade] 0 °C to 70 °C (Commercial)
Programming Technology EEPROM (non-volatile) —
In-System Programming IEEE Std. 1532 / JTAG (IEEE Std. 1149.1) —
パッケージ 256-ball FineLine BGA (FCBGA) FBGA-256 (FineLine BGA), 256 balls
Ball Pitch 1.0 mm —
RoHS ステータス [DATA_NEEDED: not specified in retrieved data] [DATA_NEEDED: RoHS compliance status]
実装タイプ Surface Mount —
Device Type — CPLD (Complex Programmable Logic Device)
Macro Cells — 256
Usable Gates — 10,000
User I/Os — 161
Pin-to-Pin Logic Delay — 4.5 ns (max)
Counter Frequency — 227.3 MHz (max)
Propagation Delay (tpd) — 10 ns
Core Voltage — 3.3 V
I/O Compatibility — 5.0 V / 3.3 V / 2.5 V (MultiVolt I/O)
Process Technology — CMOS EEPROM, 0.30 µm
In-System Programmability — IEEE Std. 1532-compliant 3.3-V ISP
Boundary-Scan Test — JTAG (IEEE 1149.1)
Speed Grade — -7

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼