EPM3512AQC208-10-10N vs EPM3256AQI208-10N Comparación

Comparación detallada lado a lado de EPM3512AQC208-10-10N por Altera y EPM3256AQI208-10N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3512AQC208-10-10N EPM3256AQI208-10N
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $31,20 $9,75
Family MAX 3000A MAX 3000A
Macrocells 512 256
Usable Gates 10,000 5,000
User I/Os 172 161
Logic Elements / LABs 16 Logic Array Blocks 16 Logic Array Blocks (LABs)
Propagation Delay (tPD) 10 ns (-10 speed grade) 10 ns
Maximum Frequency (fCNT) 87 MHz —
Supply Voltage - Core (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 2.5 V / 3.3 V / 5.0 V —
Process Technology CMOS EEPROM CMOS EEPROM
In-System Programmability Yes, IEEE Std. 1532 compliant —
Boundary-Scan (JTAG) Yes, IEEE 1149.1 —
PCI-SIG Compliance PCI Local Bus Specification Rev 2.2 (at -10 speed grade) —
Temperatura de funcionamiento 0 °C to +70 °C (commercial) -40 C to +85 C (industrial)
Encapsulado 208-pin PQFP (Plastic Quad Flat Pack) 208-pin PQFP (Plastic Quad Flat Pack)
Tipo de montaje Surface Mount Surface Mount
Lead-Free / RoHS [DATA_NEEDED: RoHS status] —
Counter Frequency — 118.7 MHz (max, -10 speed grade)
Speed Grade — -10
Supply Voltage - Core — 3.3 V
I/O Logic Level Compatibility — 5.0 V, 3.3 V, 2.5 V (MultiVolt I/O)
Programming Interface — JTAG (IEEE 1149.1) ISP
Hot-Socketing Support — Yes
Estado RoHS — Non-compliant (Pb-bearing PQFP package)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización