EPM3512AQC208-10-10N vs EPM3256AQI208-10N Comparaison

Comparaison détaillée côte à côte de EPM3512AQC208-10-10N par Altera et EPM3256AQI208-10N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3512AQC208-10-10N EPM3256AQI208-10N
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $31,20 $9,75
Family MAX 3000A MAX 3000A
Macrocells 512 256
Usable Gates 10,000 5,000
User I/Os 172 161
Logic Elements / LABs 16 Logic Array Blocks 16 Logic Array Blocks (LABs)
Propagation Delay (tPD) 10 ns (-10 speed grade) 10 ns
Maximum Frequency (fCNT) 87 MHz —
Supply Voltage - Core (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 2.5 V / 3.3 V / 5.0 V —
Process Technology CMOS EEPROM CMOS EEPROM
In-System Programmability Yes, IEEE Std. 1532 compliant —
Boundary-Scan (JTAG) Yes, IEEE 1149.1 —
PCI-SIG Compliance PCI Local Bus Specification Rev 2.2 (at -10 speed grade) —
Température de fonctionnement 0 °C to +70 °C (commercial) -40 C to +85 C (industrial)
Boîtier 208-pin PQFP (Plastic Quad Flat Pack) 208-pin PQFP (Plastic Quad Flat Pack)
Type de montage Surface Mount Surface Mount
Lead-Free / RoHS [DATA_NEEDED: RoHS status] —
Counter Frequency — 118.7 MHz (max, -10 speed grade)
Speed Grade — -10
Supply Voltage - Core — 3.3 V
I/O Logic Level Compatibility — 5.0 V, 3.3 V, 2.5 V (MultiVolt I/O)
Programming Interface — JTAG (IEEE 1149.1) ISP
Hot-Socketing Support — Yes
Statut RoHS — Non-compliant (Pb-bearing PQFP package)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis