EPM3512AQC208-7 vs EPM3512AQC208-10N Comparación

Comparación detallada lado a lado de EPM3512AQC208-7 por Intel y EPM3512AQC208-10N por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3512AQC208-7 EPM3512AQC208-10N
Marca Intel Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $41,72 $42,80
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 512 512
Usable Gates 10,000 Up to 10,000
Propagation Delay (tPD) 7.5 ns —
Counter Frequency (fCNT) 116.3 MHz —
User I/Os 172 172
Logic Elements / LEs N/A (CPLD macrocell architecture) —
Supply Voltage (VCCINT) 3.3 V —
I/O Standards Supported 5.0 V, 3.3 V, 2.5 V (MultiVolt I/O) —
Encapsulado 208-Pin PQFP (FQFP, gull-wing) 208-pin PQFP (Plastic Quad Flat Pack)
Temperatura de funcionamiento 0 C to +70 C (commercial) 0 C to 70 C (commercial)
Programming In-System Programmable via JTAG (IEEE Std. 1532) —
Process Technology CMOS EEPROM, 0.30 um CMOS EEPROM
Estado RoHS Compliant [DATA_NEEDED: RoHS status not in verified web data]
Lead-Free Yes —
Logic Array Blocks (LABs) — 16
Tensión de alimentación — 3.3 V
Pin-to-Pin Delay — 4.5 ns (-10 speed grade)
Maximum Internal Frequency — 227.3 MHz
Speed Grade — -10
In-System Programming — IEEE Std. 1149.1 JTAG, IEEE Std. 1532
Boundary-Scan Test (BST) — Built-in, IEEE 1149.1 compliant
I/O Standards — MultiVolt (1.8V / 2.5V / 3.3V)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización