EPM3512AQC210-10 vs EPM3512AFC256-10 Comparación

Comparación detallada lado a lado de EPM3512AQC210-10 por Altera y EPM3512AFC256-10 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3512AQC210-10 EPM3512AFC256-10
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $25,40 $17,50
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) —
Logic Macrocells 512 —
Logic Array Blocks (LABs) 16 (32 macrocells each) 16
Maximum User I/O Pins 172 —
Speed Grade -10 (10 ns tPD) —
Pin-to-Pin Propagation Delay (tPD1, max) 10 ns —
Maximum Operating Frequency (fCNT) 125 MHz —
Supply Voltage - Core (VCCINT) 3.3 V —
Supply Voltage - I/O (VCCIO) 3.3 V or 2.5 V —
Input Voltage Tolerance 5.0 V tolerant —
Programmable Technology EEPROM (in-system programmable) CMOS EEPROM
Programming Interface JTAG (IEEE 1149.1) / ISP —
Encapsulado PQFP-210 256-pin FBGA
Temperatura de funcionamiento 0C to +70C (commercial) —
Tipo de montaje Surface Mount Surface Mount
Estado RoHS [DATA_NEEDED: rohs_compliance_status] unknown
Macrocells — 512
Usable Gates — 10,000
Maximum I/O Pins — 208
Pin-to-Pin Delay (tPD) — 10 ns
Maximum Counter Frequency — 87 MHz
Supply Voltage (VCCINT) — 3.3 V
I/O Voltage Tolerance — 5-V tolerant
In-System Programmability — Yes (IEEE Std. 1149.1 JTAG / IEEE Std. 1532)
Rango de temperatura de funcionamiento — [DATA_NEEDED: industrial/commercial operating temperature range]
Recuento de pines — 256
Architecture — MAX (Multiple Array matriX) EEPROM-based

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización