EPM3512AQC210-10 vs EPM3512AFC256-10 Comparaison

Comparaison détaillée côte à côte de EPM3512AQC210-10 par Altera et EPM3512AFC256-10 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3512AQC210-10 EPM3512AFC256-10
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $25,40 $17,50
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) —
Logic Macrocells 512 —
Logic Array Blocks (LABs) 16 (32 macrocells each) 16
Maximum User I/O Pins 172 —
Speed Grade -10 (10 ns tPD) —
Pin-to-Pin Propagation Delay (tPD1, max) 10 ns —
Maximum Operating Frequency (fCNT) 125 MHz —
Supply Voltage - Core (VCCINT) 3.3 V —
Supply Voltage - I/O (VCCIO) 3.3 V or 2.5 V —
Input Voltage Tolerance 5.0 V tolerant —
Programmable Technology EEPROM (in-system programmable) CMOS EEPROM
Programming Interface JTAG (IEEE 1149.1) / ISP —
Boîtier PQFP-210 256-pin FBGA
Température de fonctionnement 0C to +70C (commercial) —
Type de montage Surface Mount Surface Mount
Statut RoHS [DATA_NEEDED: rohs_compliance_status] unknown
Macrocells — 512
Usable Gates — 10,000
Maximum I/O Pins — 208
Pin-to-Pin Delay (tPD) — 10 ns
Maximum Counter Frequency — 87 MHz
Supply Voltage (VCCINT) — 3.3 V
I/O Voltage Tolerance — 5-V tolerant
In-System Programmability — Yes (IEEE Std. 1149.1 JTAG / IEEE Std. 1532)
Plage de température de fonctionnement — [DATA_NEEDED: industrial/commercial operating temperature range]
Nombre de broches — 256
Architecture — MAX (Multiple Array matriX) EEPROM-based

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis