EPM5016DC-17 vs EPM5016DC-20 Comparación

Comparación detallada lado a lado de EPM5016DC-17 por Altera y EPM5016DC-20 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5016DC-17 EPM5016DC-20
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $16,20 $16,50
Family MAX 5000 MAX 5000
Macrocells 16 16
Logic Elements [DATA_NEEDED: LE count for MAX 5000 family] —
User I/O Pins (max) 24 —
Propagation Delay (tPD) 17 ns 20 ns
Counter Frequency (fCNT) 67 MHz —
Supply Voltage (VCC) 5 V —
I/O Standard TTL-compatible —
Process Technology 0.75 micron CMOS EEPROM CMOS, UV-erasable
Encapsulado Ceramic DIP-24 (DC suffix) —
Recuento de pines 24 —
Tipo de montaje Through-hole —
Temperatura de funcionamiento 0C to +70C (commercial) [DATA_NEEDED: operating temperature range]
In-System Programmability Yes (ByteBlaster / BitBlaster) —
Configuration Memory On-chip EEPROM (non-volatile) —
Estado RoHS [DATA_NEEDED: confirmed compliance status from manufacturer] [DATA_NEEDED: RoHS compliance]
Device Type — EPLD (UV-Erasable Programmable Logic Device)
Product Terms — 160
Dedicated Inputs — 7
I/O Pins — 8
Frecuencia de reloj máxima — 62.5 MHz
Maximum Supply Voltage — 5.25 V
Nominal Supply Voltage — 5.0 V
Architecture — PAL-type macrocell with Programmable Interconnect Array (PIA)
Package Type — 20-pin Ceramic DIP (Cerdip) with UV window
Package Suffix Code — DC = Ceramic DIP, Commercial
Speed Grade — -20 = 20 ns tPD
Programming Method — UV erase + EPROM-style programming via Altera programming hardware

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización