EPM5016DC-17 vs EPM5016DC-20 Comparaison

Comparaison détaillée côte à côte de EPM5016DC-17 par Altera et EPM5016DC-20 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5016DC-17 EPM5016DC-20
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $16,20 $16,50
Family MAX 5000 MAX 5000
Macrocells 16 16
Logic Elements [DATA_NEEDED: LE count for MAX 5000 family] —
User I/O Pins (max) 24 —
Propagation Delay (tPD) 17 ns 20 ns
Counter Frequency (fCNT) 67 MHz —
Supply Voltage (VCC) 5 V —
I/O Standard TTL-compatible —
Process Technology 0.75 micron CMOS EEPROM CMOS, UV-erasable
Boîtier Ceramic DIP-24 (DC suffix) —
Nombre de broches 24 —
Type de montage Through-hole —
Température de fonctionnement 0C to +70C (commercial) [DATA_NEEDED: operating temperature range]
In-System Programmability Yes (ByteBlaster / BitBlaster) —
Configuration Memory On-chip EEPROM (non-volatile) —
Statut RoHS [DATA_NEEDED: confirmed compliance status from manufacturer] [DATA_NEEDED: RoHS compliance]
Device Type — EPLD (UV-Erasable Programmable Logic Device)
Product Terms — 160
Dedicated Inputs — 7
I/O Pins — 8
Fréquence d'horloge maximale — 62.5 MHz
Maximum Supply Voltage — 5.25 V
Nominal Supply Voltage — 5.0 V
Architecture — PAL-type macrocell with Programmable Interconnect Array (PIA)
Package Type — 20-pin Ceramic DIP (Cerdip) with UV window
Package Suffix Code — DC = Ceramic DIP, Commercial
Speed Grade — -20 = 20 ns tPD
Programming Method — UV erase + EPROM-style programming via Altera programming hardware

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis