EPM5032LC-20 vs EPM5032PC-20 Comparación

Comparación detallada lado a lado de EPM5032LC-20 por Altera y EPM5032PC-20 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5032LC-20 EPM5032PC-20
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $8,40 $7,05
Device Family MAX 5000 MAX 5000
Product Type EPLD / CPLD (One-Time Programmable / UV-Erasable) —
Usable Gates 600 gates 600
Macrocells 32 32
Logic Blocks (LABs) 1 —
Speed Grade -20 (20 ns pin-to-pin) —
Maximum Frequency 71.4 MHz —
Propagation Delay (tPD) 20 ns 20 ns
Supply Voltage (VCC) 5 V ±5% 4.75 V to 5.25 V (nominal 5 V)
Temperatura de funcionamiento 0 °C to +70 °C (commercial; -55 °C to +125 °C military per /883B variants) [DATA_NEEDED: operating temperature range]
Dedicated Inputs 7 24
Bidirectional I/O Pins 16 —
Total Inputs 24 —
Output Functions 16 —
Product Terms per Output 16 —
Programmable Interconnect Programmable Interconnect Array (PIA) —
Encapsulado LCC-28 (Plastic Leaded Chip Carrier, J-lead) PDIP-28 (Plastic DIP, 28-pin)
Tipo de montaje Surface Mount Through-Hole
Estado RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Nivel MSL [DATA_NEEDED: MSL] —
Device Type — CPLD (Complex Programmable Logic Device)
Programming Type — OTP (One-Time Programmable)
Logic Blocks — 2 Logic Array Blocks
Product Terms — 320
Bidirectional I/O Lines — 16
Frecuencia de reloj máxima — 62.5 MHz
Technology — CMOS, 0.65 um process
Architecture — PAL-type macrocells with Programmable Interconnect Array (PIA)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización