EPM5032LC-20 vs EPM5032PC-20 Comparaison

Comparaison détaillée côte à côte de EPM5032LC-20 par Altera et EPM5032PC-20 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5032LC-20 EPM5032PC-20
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $8,40 $7,05
Device Family MAX 5000 MAX 5000
Product Type EPLD / CPLD (One-Time Programmable / UV-Erasable) —
Usable Gates 600 gates 600
Macrocells 32 32
Logic Blocks (LABs) 1 —
Speed Grade -20 (20 ns pin-to-pin) —
Maximum Frequency 71.4 MHz —
Propagation Delay (tPD) 20 ns 20 ns
Supply Voltage (VCC) 5 V ±5% 4.75 V to 5.25 V (nominal 5 V)
Température de fonctionnement 0 °C to +70 °C (commercial; -55 °C to +125 °C military per /883B variants) [DATA_NEEDED: operating temperature range]
Dedicated Inputs 7 24
Bidirectional I/O Pins 16 —
Total Inputs 24 —
Output Functions 16 —
Product Terms per Output 16 —
Programmable Interconnect Programmable Interconnect Array (PIA) —
Boîtier LCC-28 (Plastic Leaded Chip Carrier, J-lead) PDIP-28 (Plastic DIP, 28-pin)
Type de montage Surface Mount Through-Hole
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Niveau MSL [DATA_NEEDED: MSL] —
Device Type — CPLD (Complex Programmable Logic Device)
Programming Type — OTP (One-Time Programmable)
Logic Blocks — 2 Logic Array Blocks
Product Terms — 320
Bidirectional I/O Lines — 16
Fréquence d'horloge maximale — 62.5 MHz
Technology — CMOS, 0.65 um process
Architecture — PAL-type macrocells with Programmable Interconnect Array (PIA)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis