EPM5064LC-1 vs EPM5064LC-2 Comparación

Comparación detallada lado a lado de EPM5064LC-1 por Altera y EPM5064LC-2 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5064LC-1 EPM5064LC-2
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $9,95 $8,40
Product Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Family MAX 5000 —
Macrocells 64 64
Logic Array Blocks (LABs) 4 4
Usable Gates 1.25K (approx.) —
Supply Voltage (VCC) 4.75 V to 5.25 V 4.75 V to 5.25 V (5 V nominal)
Internal Operating Frequency 62.5 MHz —
Propagation Delay (tPD) 40 ns 45 ns
Input Lines 36 —
Dedicated Inputs 7 —
Output Lines 28 —
Programming Technology OTP / UV-Erasable EPROM —
Encapsulado 44-pin PLCC (Plastic Leaded Chip Carrier) PLCC-44 (J-Lead, plastic)
Process Technology CMOS CMOS, OTP EPROM (UV-erasable base)
Temperatura de funcionamiento [DATA_NEEDED: operating temperature range] -40 C to +85 C (commercial LC grade) [DATA_NEEDED: explicit min/max in source]
Estado RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: not specified in source]
Programming Interface JTAG (ByteBlaster-compatible) —
Device Family — MAX 5000
Logic Elements per LAB — 16
Number of Inputs — 36 (7 dedicated + 28 I/O)
Number of I/O Pins — 28
Number of Flip-Flops — 28
Maximum Internal Frequency — 40 MHz
Programmable Polarity — Yes
Programmable Output Enable — Yes, per macrocell
Tipo de montaje — Surface Mount
Programming Method — Altera byte-wide / JTAG programmer

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización