EPM5064LC-2 vs EPM5064LI Comparación

Comparación detallada lado a lado de EPM5064LC-2 por Altera y EPM5064LI por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5064LC-2 EPM5064LI
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $8,40 $9,95
Device Family MAX 5000 —
Product Type CPLD (Complex Programmable Logic Device) —
Macrocells 64 64
Logic Array Blocks (LABs) 4 4
Logic Elements per LAB 16 —
Number of Inputs 36 (7 dedicated + 28 I/O) —
Number of I/O Pins 28 —
Number of Flip-Flops 28 —
Propagation Delay (tPD) 45 ns 55 ns (typical)
Maximum Internal Frequency 40 MHz —
Process Technology CMOS, OTP EPROM (UV-erasable base) 1-micron EPIC CMOS
Programmable Polarity Yes —
Programmable Output Enable Yes, per macrocell —
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) 4.5 V to 5.5 V
Temperatura de funcionamiento -40 C to +85 C (commercial LC grade) [DATA_NEEDED: explicit min/max in source] —
Encapsulado PLCC-44 (J-Lead, plastic) —
Tipo de montaje Surface Mount Surface Mount
Estado RoHS [DATA_NEEDED: not specified in source] [DATA_NEEDED: confirm RoHS status - legacy Altera part]
Programming Method Altera byte-wide / JTAG programmer —
Family — MAX 5000
Device Type — CPLD (Complex Programmable Logic Device)
Number of Terminals — 44
Package Code — QCCJ (PLCC-44, J-bend)
Package Shape — Square
Configuration Memory — UV-Erasable / OTP (EPROM-based)
Operating Temperature Grade — Industrial
Frecuencia de reloj máxima — 33.3 MHz
I/O Pins — 28 bidirectional
Dedicated Inputs — 7
Total User Inputs — 36
Latch-up Immunity — 500 mA typical at 125 C

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización