EPM5064LC vs EPM5064LC-2 Comparación

Comparación detallada lado a lado de EPM5064LC por Altera y EPM5064LC-2 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5064LC EPM5064LC-2
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $7,10 $8,40
Family MAX 5000 —
Device Type CPLD (Complex Programmable Logic Device) —
Programming Type OTP (One-Time-Programmable, UV-erasable EPROM) —
Macro Cells 64 —
Usable Gates 1.25K —
Logic Array Blocks (LABs) 4 4
Propagation Delay (tPD) 55 ns 45 ns
Total Inputs 36 (7 dedicated + 29 I/O) —
I/O Pins 28 bidirectional + 4 dedicated input —
Supply Voltage (VCC) 4.75 V to 5.25 V 4.75 V to 5.25 V (5 V nominal)
Temperatura de funcionamiento 0C to +70C (Commercial) -40 C to +85 C (commercial LC grade) [DATA_NEEDED: explicit min/max in source]
Encapsulado PLCC-44 (LCC-44, J-lead) PLCC-44 (J-Lead, plastic)
Process Technology CMOS EPROM CMOS, OTP EPROM (UV-erasable base)
Tipo de montaje Surface Mount Surface Mount
Estado RoHS [DATA_NEEDED: RoHS status - pre-RoHS legacy part, likely non_compliant] [DATA_NEEDED: not specified in source]
Lead Free [DATA_NEEDED: lead-free status] —
Device Family — MAX 5000
Product Type — CPLD (Complex Programmable Logic Device)
Macrocells — 64
Logic Elements per LAB — 16
Number of Inputs — 36 (7 dedicated + 28 I/O)
Number of I/O Pins — 28
Number of Flip-Flops — 28
Maximum Internal Frequency — 40 MHz
Programmable Polarity — Yes
Programmable Output Enable — Yes, per macrocell
Programming Method — Altera byte-wide / JTAG programmer

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización