EPM5064LC vs EPM5064LC-2 Comparaison

Comparaison détaillée côte à côte de EPM5064LC par Altera et EPM5064LC-2 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5064LC EPM5064LC-2
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $7,10 $8,40
Family MAX 5000 —
Device Type CPLD (Complex Programmable Logic Device) —
Programming Type OTP (One-Time-Programmable, UV-erasable EPROM) —
Macro Cells 64 —
Usable Gates 1.25K —
Logic Array Blocks (LABs) 4 4
Propagation Delay (tPD) 55 ns 45 ns
Total Inputs 36 (7 dedicated + 29 I/O) —
I/O Pins 28 bidirectional + 4 dedicated input —
Supply Voltage (VCC) 4.75 V to 5.25 V 4.75 V to 5.25 V (5 V nominal)
Température de fonctionnement 0C to +70C (Commercial) -40 C to +85 C (commercial LC grade) [DATA_NEEDED: explicit min/max in source]
Boîtier PLCC-44 (LCC-44, J-lead) PLCC-44 (J-Lead, plastic)
Process Technology CMOS EPROM CMOS, OTP EPROM (UV-erasable base)
Type de montage Surface Mount Surface Mount
Statut RoHS [DATA_NEEDED: RoHS status - pre-RoHS legacy part, likely non_compliant] [DATA_NEEDED: not specified in source]
Lead Free [DATA_NEEDED: lead-free status] —
Device Family — MAX 5000
Product Type — CPLD (Complex Programmable Logic Device)
Macrocells — 64
Logic Elements per LAB — 16
Number of Inputs — 36 (7 dedicated + 28 I/O)
Number of I/O Pins — 28
Number of Flip-Flops — 28
Maximum Internal Frequency — 40 MHz
Programmable Polarity — Yes
Programmable Output Enable — Yes, per macrocell
Programming Method — Altera byte-wide / JTAG programmer

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis