EPM5128GC2 vs EPM5128GC-2 Comparación

Comparación detallada lado a lado de EPM5128GC2 por Altera y EPM5128GC-2 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5128GC2 EPM5128GC-2
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $54,00 $8,95
Family MAX 5000 MAX 5000
Device Type EPLD (Erasable Programmable Logic Device) —
Macro Cells 128 —
Usable Gates 2.5K —
Logic Array Blocks (LABs) 8 (16 macro cells each) —
Maximum Internal Frequency 50 MHz —
Supply Voltage VCC 5 V —
I/O Pins 64 —
Dedicated Inputs 16 —
Encapsulado Ceramic PGA (GC, windowed) —
Programmable Flip-Flop Modes D / T / JK / SR (selectable) —
Architecture AND/OR plane + programmable macro cell + PIA —
Process Technology CMOS EPROM —
Reprogrammability UV-erasable (windowed ceramic package) —
Temperatura de funcionamiento [DATA_NEEDED: operating temperature range] 0C to +70C (commercial)
Estado RoHS [DATA_NEEDED: RoHS status] —
Configuration Memory On-chip EPROM (no external boot device) Non-volatile, one-time programmable (erasable via UV)
Recuento de pines [DATA_NEEDED: total PGA pin count] —
Logic Elements / Gates — 2,500 usable gates
Macrocells — 128
Number of Usable Gates — 2,500
Maximum Operating Frequency — 50 MHz
Propagation Delay (tPD) — Approx. 25 ns (typical, -2 speed grade)
Supply Voltage (VCC) — 5 V (nominal)
Package Type — 68-pin PGA (Pin Grid Array)
Package Code (per Partstack) — WPGA
Number of Terminals — 68
Programming Technology — UV-erasable EPROM
Grade (per Partstack) — COMMERCIAL
Terminal Form — PIN/PEG

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización