EPM5130QC-1 vs EPM5130WC-1AA Comparación

Comparación detallada lado a lado de EPM5130QC-1 por Altera y EPM5130WC-1AA por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5130QC-1 EPM5130WC-1AA
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $9,95 $54,25
Family MAX 5000 —
Product Type UV-Erasable / OTP Complex PLD (CPLD) —
Logic Cells / Macrocells 128 macrocells —
Usable Gates (marketing) 5130 gates —
Speed Grade -1 —
Encapsulado PQFP-100 (windowed ceramic) Windowed Ceramic WQFP (AA suffix)
Terminal Pitch 0.635 mm —
Process Technology CMOS 5 V CMOS, UV-erasable
Configuration Memory UV-Erasable EPROM —
Tensión de alimentación 5 V (single) —
Temperatura de funcionamiento Commercial (0 C to +70 C) [DATA_NEEDED: commercial or industrial temp grade]
Programmable Polarity Yes (per macrocell) —
Boundary Scan / JTAG Per MAX 5000 family —
Tipo de montaje Surface Mount —
Estado RoHS [DATA_NEEDED: rohs status] unknown (legacy package, likely non-compliant)
Device Family — MAX 5000
Macrocell Count — 128
Number of Logic Array Blocks — 8 (typical for MAX 5130)
Propagation Delay (tPD, max) — 40 ns
Maximum Toggle Frequency (fCNT) — 50 MHz
Maximum Clock Frequency (fMAX) — [DATA_NEEDED: fMAX exact value]
Dedicated Inputs — 19
I/O Pins — 48
Total Inputs (incl. I/O feedback) — 68
Total Outputs — 48
Supply Voltage (VCC) — 5 V nominal
Programming Method — UV erase + EPROM programming
Logic-to-Pin Ratio — Highest in-class per Altera marketing literature

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización