EPM5130QC-1 vs EPM5130WC-1AA Comparaison

Comparaison détaillée côte à côte de EPM5130QC-1 par Altera et EPM5130WC-1AA par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5130QC-1 EPM5130WC-1AA
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,95 $54,25
Family MAX 5000 —
Product Type UV-Erasable / OTP Complex PLD (CPLD) —
Logic Cells / Macrocells 128 macrocells —
Usable Gates (marketing) 5130 gates —
Speed Grade -1 —
Boîtier PQFP-100 (windowed ceramic) Windowed Ceramic WQFP (AA suffix)
Terminal Pitch 0.635 mm —
Process Technology CMOS 5 V CMOS, UV-erasable
Configuration Memory UV-Erasable EPROM —
Tension d'alimentation 5 V (single) —
Température de fonctionnement Commercial (0 C to +70 C) [DATA_NEEDED: commercial or industrial temp grade]
Programmable Polarity Yes (per macrocell) —
Boundary Scan / JTAG Per MAX 5000 family —
Type de montage Surface Mount —
Statut RoHS [DATA_NEEDED: rohs status] unknown (legacy package, likely non-compliant)
Device Family — MAX 5000
Macrocell Count — 128
Number of Logic Array Blocks — 8 (typical for MAX 5130)
Propagation Delay (tPD, max) — 40 ns
Maximum Toggle Frequency (fCNT) — 50 MHz
Maximum Clock Frequency (fMAX) — [DATA_NEEDED: fMAX exact value]
Dedicated Inputs — 19
I/O Pins — 48
Total Inputs (incl. I/O feedback) — 68
Total Outputs — 48
Supply Voltage (VCC) — 5 V nominal
Programming Method — UV erase + EPROM programming
Logic-to-Pin Ratio — Highest in-class per Altera marketing literature

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis