EPM5192AGC84-20 vs EPM5192AGC-15 Comparación

Comparación detallada lado a lado de EPM5192AGC84-20 por Altera y EPM5192AGC-15 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5192AGC84-20 EPM5192AGC-15
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $41,20 $27,80
Product Type Complex Programmable Logic Device (CPLD) EPLD (Erasable Programmable Logic Device)
Family MAX 5000 —
Macrocells 192 192
User I/O Pins 64 —
Dedicated Inputs 7 7
Logic Gates (typical) [DATA_NEEDED: typical gate count] —
Maximum Clock Frequency (fMAX) 66.7 MHz —
Pin-to-Pin Delay (tPD) 20 ns —
Speed Grade -20 —
Encapsulado 84-pin Ceramic Pin Grid Array (CPGA, WPGA) Ceramic Pin Grid Array (PGA)
Package Code WPGA —
Erasure Method UV-Erasable (with OTP window) —
Process Technology CMOS —
Operating Temperature Grade Commercial —
Tensión de alimentación [DATA_NEEDED: VCC range] —
I/O Standard 5V CMOS / TTL compatible —
Estado RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS status - legacy ceramic PGA typically non-compliant]
Tipo de montaje Through-Hole (Pin Grid Array socket) —
Series — MAX 5000
Logic Array Blocks — 16 (typical for 192-macrocell MAX 5000)
Maximum User I/O Pins — 64
Total Inputs — 72
Propagation Delay (tPD) — 15 ns (pin-to-pin, -15 speed grade)
Supply Voltage (VCC) — 5 V
Technology — CMOS, UV-erasable EPROM
Programming Method — UV erase + EPROM program (via Altera programmer)
Temperatura de funcionamiento — [DATA_NEEDED: operating temperature range]
Estado del ciclo de vida — Obsolete / Last Time Buy (per Altera legacy product list)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización