EPM5192AGC84-20 vs EPM5192AGC-15 Comparaison

Comparaison détaillée côte à côte de EPM5192AGC84-20 par Altera et EPM5192AGC-15 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192AGC84-20 EPM5192AGC-15
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $41,20 $27,80
Product Type Complex Programmable Logic Device (CPLD) EPLD (Erasable Programmable Logic Device)
Family MAX 5000 —
Macrocells 192 192
User I/O Pins 64 —
Dedicated Inputs 7 7
Logic Gates (typical) [DATA_NEEDED: typical gate count] —
Maximum Clock Frequency (fMAX) 66.7 MHz —
Pin-to-Pin Delay (tPD) 20 ns —
Speed Grade -20 —
Boîtier 84-pin Ceramic Pin Grid Array (CPGA, WPGA) Ceramic Pin Grid Array (PGA)
Package Code WPGA —
Erasure Method UV-Erasable (with OTP window) —
Process Technology CMOS —
Operating Temperature Grade Commercial —
Tension d'alimentation [DATA_NEEDED: VCC range] —
I/O Standard 5V CMOS / TTL compatible —
Statut RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS status - legacy ceramic PGA typically non-compliant]
Type de montage Through-Hole (Pin Grid Array socket) —
Series — MAX 5000
Logic Array Blocks — 16 (typical for 192-macrocell MAX 5000)
Maximum User I/O Pins — 64
Total Inputs — 72
Propagation Delay (tPD) — 15 ns (pin-to-pin, -15 speed grade)
Supply Voltage (VCC) — 5 V
Technology — CMOS, UV-erasable EPROM
Programming Method — UV erase + EPROM program (via Altera programmer)
Température de fonctionnement — [DATA_NEEDED: operating temperature range]
Statut du cycle de vie — Obsolete / Last Time Buy (per Altera legacy product list)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis