EPM5192AJC-25 vs EPM5192AGC84-20 Comparación

Comparación detallada lado a lado de EPM5192AJC-25 por Altera y EPM5192AGC84-20 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5192AJC-25 EPM5192AGC84-20
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $8,20 $41,20
Family MAX 5000 EPLD MAX 5000
Manufacturer Altera (now Intel PSG) —
Macrocells 192 192
Propagation Delay (tPD) 25 ns —
Encapsulado PLCC-68 (windowed ceramic, AJC) 84-pin Ceramic Pin Grid Array (CPGA, WPGA)
Recuento de pines 68 —
Tipo de montaje Surface Mount Through-Hole (Pin Grid Array socket)
Tensión de alimentación 5 V (typical) [DATA_NEEDED: VCC range]
Logic Blocks MAX 5000 LABs (Logic Array Blocks) —
Programmable Pins [DATA_NEEDED: number of user I/O pins] —
Temperatura de funcionamiento [DATA_NEEDED: exact operating temperature range] —
Erasure Method UV-erasable (windowed ceramic package) UV-Erasable (with OTP window)
Programming Technology EPROM (non-volatile) —
Estado RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS compliance]
Military Grade Likely MIL-STD-883 processing per 'J' suffix in AJC marking (verify) —
Product Type — Complex Programmable Logic Device (CPLD)
User I/O Pins — 64
Dedicated Inputs — 7
Logic Gates (typical) — [DATA_NEEDED: typical gate count]
Maximum Clock Frequency (fMAX) — 66.7 MHz
Pin-to-Pin Delay (tPD) — 20 ns
Speed Grade — -20
Package Code — WPGA
Process Technology — CMOS
Operating Temperature Grade — Commercial
I/O Standard — 5V CMOS / TTL compatible

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización