EPM5192AJC-25 vs EPM5192AGC84-20 Comparaison

Comparaison détaillée côte à côte de EPM5192AJC-25 par Altera et EPM5192AGC84-20 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192AJC-25 EPM5192AGC84-20
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $8,20 $41,20
Family MAX 5000 EPLD MAX 5000
Manufacturer Altera (now Intel PSG) —
Macrocells 192 192
Propagation Delay (tPD) 25 ns —
Boîtier PLCC-68 (windowed ceramic, AJC) 84-pin Ceramic Pin Grid Array (CPGA, WPGA)
Nombre de broches 68 —
Type de montage Surface Mount Through-Hole (Pin Grid Array socket)
Tension d'alimentation 5 V (typical) [DATA_NEEDED: VCC range]
Logic Blocks MAX 5000 LABs (Logic Array Blocks) —
Programmable Pins [DATA_NEEDED: number of user I/O pins] —
Température de fonctionnement [DATA_NEEDED: exact operating temperature range] —
Erasure Method UV-erasable (windowed ceramic package) UV-Erasable (with OTP window)
Programming Technology EPROM (non-volatile) —
Statut RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS compliance]
Military Grade Likely MIL-STD-883 processing per 'J' suffix in AJC marking (verify) —
Product Type — Complex Programmable Logic Device (CPLD)
User I/O Pins — 64
Dedicated Inputs — 7
Logic Gates (typical) — [DATA_NEEDED: typical gate count]
Maximum Clock Frequency (fMAX) — 66.7 MHz
Pin-to-Pin Delay (tPD) — 20 ns
Speed Grade — -20
Package Code — WPGA
Process Technology — CMOS
Operating Temperature Grade — Commercial
I/O Standard — 5V CMOS / TTL compatible

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis