EPM5192AJC84-20 vs EPM5192AGC84-20 Comparación

Comparación detallada lado a lado de EPM5192AJC84-20 por Altera y EPM5192AGC84-20 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5192AJC84-20 EPM5192AGC84-20
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $19,20 $41,20
Family MAX 5000 MAX 5000
Device Type UV-erasable/OTP Complex PLD (CPLD) —
Macrocells 192 192
Propagation Delay (tpd) 33 ns (speed grade -20) —
Frecuencia de reloj máxima 66.7 MHz —
Supply Voltage (Vcc) 4.75 V to 5.25 V —
Dedicated Inputs 7 7
User I/O Lines 64 —
Process Technology CMOS, UV-erasable EEPROM CMOS
Encapsulado 84-pin PLCC J-Lead (WQCCJ, J84) 84-pin Ceramic Pin Grid Array (CPGA, WPGA)
Operating Temperature Grade Commercial Commercial
Tipo de montaje Surface Mount (J-Lead) Through-Hole (Pin Grid Array socket)
Nivel MSL [DATA_NEEDED: MSL level] —
Estado RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance]
Programming Tool Altera MAX+PLUS II / Quartus (legacy) —
Lead-Free / Halogen-Free [DATA_NEEDED: lead-free status] —
Product Type — Complex Programmable Logic Device (CPLD)
User I/O Pins — 64
Logic Gates (typical) — [DATA_NEEDED: typical gate count]
Maximum Clock Frequency (fMAX) — 66.7 MHz
Pin-to-Pin Delay (tPD) — 20 ns
Speed Grade — -20
Package Code — WPGA
Erasure Method — UV-Erasable (with OTP window)
Tensión de alimentación — [DATA_NEEDED: VCC range]
I/O Standard — 5V CMOS / TTL compatible

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización