EPM5192AJC84-20 vs EPM5192AGC84-20 Comparaison

Comparaison détaillée côte à côte de EPM5192AJC84-20 par Altera et EPM5192AGC84-20 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192AJC84-20 EPM5192AGC84-20
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $19,20 $41,20
Family MAX 5000 MAX 5000
Device Type UV-erasable/OTP Complex PLD (CPLD) —
Macrocells 192 192
Propagation Delay (tpd) 33 ns (speed grade -20) —
Fréquence d'horloge maximale 66.7 MHz —
Supply Voltage (Vcc) 4.75 V to 5.25 V —
Dedicated Inputs 7 7
User I/O Lines 64 —
Process Technology CMOS, UV-erasable EEPROM CMOS
Boîtier 84-pin PLCC J-Lead (WQCCJ, J84) 84-pin Ceramic Pin Grid Array (CPGA, WPGA)
Operating Temperature Grade Commercial Commercial
Type de montage Surface Mount (J-Lead) Through-Hole (Pin Grid Array socket)
Niveau MSL [DATA_NEEDED: MSL level] —
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance]
Programming Tool Altera MAX+PLUS II / Quartus (legacy) —
Lead-Free / Halogen-Free [DATA_NEEDED: lead-free status] —
Product Type — Complex Programmable Logic Device (CPLD)
User I/O Pins — 64
Logic Gates (typical) — [DATA_NEEDED: typical gate count]
Maximum Clock Frequency (fMAX) — 66.7 MHz
Pin-to-Pin Delay (tPD) — 20 ns
Speed Grade — -20
Package Code — WPGA
Erasure Method — UV-Erasable (with OTP window)
Tension d'alimentation — [DATA_NEEDED: VCC range]
I/O Standard — 5V CMOS / TTL compatible

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis