EPM5192ALI84-20 vs EPM5192ALC84-15 Comparación

Comparación detallada lado a lado de EPM5192ALI84-20 por Altera y EPM5192ALC84-15 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5192ALI84-20 EPM5192ALC84-15
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $9,90 $13,20
Family MAX 5000 —
Device Type EPLD (UV-erasable / OTP Complex PLD) CPLD / UV-Erasable / OTP Complex PLD
Macrocells 192 192
Process Technology CMOS, EPROM-based CMOS (EPROM-based)
Propagation Delay (tPD) 20 ns (pin-compatible speed grade) 15 ns
User I/O Pins (max) 84 (in PLCC-84 package) —
Tensión de alimentación 5 V (single supply, TTL-compatible I/O) —
Operating Temperature Grade Industrial (I) Commercial
Package Code QCCJ (Plastic Leaded Chip Carrier, J-bend) QCCJ
Package Type PLCC-84 (PQCC-84) —
No. of Terminals 84 —
Form of Terminal J-BEND —
Tipo de montaje Surface Mount (PLCC socket compatible) —
Programmability UV-erasable / one-time programmable (OTP) UV-erasable window / OTP
Logic Type Combinatorial and registered, per-macrocell DFF —
I/O Standard TTL-compatible —
Estado RoHS [DATA_NEEDED: RoHS status - Altera MAX 5000 series is generally legacy and may not be RoHS compliant] —
Device Family — MAX 5000 (EPM5192)
Dedicated Inputs — 7
User I/O Pins — 64
Propagation Delay (Industry Variant) — 25 ns (per MicrochipUSA listing)
Supply Voltage (VCC) — 4.75 V to 5.25 V (nominal 5 V)
Encapsulado — 84-pin PLCC (QCCJ, J-bend ceramic)
Terminal Form — J-BEND
Package Shape — SQUARE
Architecture — Programmable Logic Array + Macrocell Registers + PIA interconnect

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización