EPM5192ALI84-20 vs EPM5192ALC84-15 Comparaison

Comparaison détaillée côte à côte de EPM5192ALI84-20 par Altera et EPM5192ALC84-15 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192ALI84-20 EPM5192ALC84-15
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,90 $13,20
Family MAX 5000 —
Device Type EPLD (UV-erasable / OTP Complex PLD) CPLD / UV-Erasable / OTP Complex PLD
Macrocells 192 192
Process Technology CMOS, EPROM-based CMOS (EPROM-based)
Propagation Delay (tPD) 20 ns (pin-compatible speed grade) 15 ns
User I/O Pins (max) 84 (in PLCC-84 package) —
Tension d'alimentation 5 V (single supply, TTL-compatible I/O) —
Operating Temperature Grade Industrial (I) Commercial
Package Code QCCJ (Plastic Leaded Chip Carrier, J-bend) QCCJ
Package Type PLCC-84 (PQCC-84) —
No. of Terminals 84 —
Form of Terminal J-BEND —
Type de montage Surface Mount (PLCC socket compatible) —
Programmability UV-erasable / one-time programmable (OTP) UV-erasable window / OTP
Logic Type Combinatorial and registered, per-macrocell DFF —
I/O Standard TTL-compatible —
Statut RoHS [DATA_NEEDED: RoHS status - Altera MAX 5000 series is generally legacy and may not be RoHS compliant] —
Device Family — MAX 5000 (EPM5192)
Dedicated Inputs — 7
User I/O Pins — 64
Propagation Delay (Industry Variant) — 25 ns (per MicrochipUSA listing)
Supply Voltage (VCC) — 4.75 V to 5.25 V (nominal 5 V)
Boîtier — 84-pin PLCC (QCCJ, J-bend ceramic)
Terminal Form — J-BEND
Package Shape — SQUARE
Architecture — Programmable Logic Array + Macrocell Registers + PIA interconnect

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis