EPM5192JC2 vs EPM5192JC-ES Comparación

Comparación detallada lado a lado de EPM5192JC2 por Intel y EPM5192JC-ES por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5192JC2 EPM5192JC-ES
Marca Intel Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $15,90 $16,45
Family MAX 5000 —
Device Type CPLD (Complex Programmable Logic Device) CPLD (EPLD)
Macrocells 192 192
Logic Array Blocks (LABs) 12 12
Usable Gates (equivalent) 6000 —
Maximum User I/O 64 —
Dedicated Inputs 7 —
External Clock Inputs 1 (with shared input/clock capability) —
Frecuencia de reloj máxima 50 MHz —
Propagation Delay (tPD) 45 ns (speed grade -2) —
Process Technology CMOS, UV-erasable —
Interconnect Programmable Interconnect Array (PIA) Programmable Interconnect Array (PIA)
Encapsulado PLCC-68 (JC) 84-pin PLCC (J-lead, CQCC, JEDEC S-CQCC-J84)
Tipo de montaje Surface Mount (socketable PLCC) Surface Mount
Programming Altera Master Programmer / ByteBlaster via JTAG-style interface Altera MAX+PLUS II or compatible programmer
Device Family — MAX 5000
Configuration Memory — EPROM (UV-erasable, one-time programmable for JC-ES)
Technology — CMOS
Temperatura de funcionamiento — [DATA_NEEDED: operating temperature range for ES grade]
Tensión de alimentación — [DATA_NEEDED: VCC nominal]
User I/O Pins — [DATA_NEEDED: user I/O count for JC-ES in PLCC-84]
Estado RoHS — [DATA_NEEDED: RoHS compliance]
Lead-Free — [DATA_NEEDED: lead-free status]
Nivel MSL — [DATA_NEEDED: MSL rating]
Note — Datasheet source: Altera MAX 5000 family document, 52 pages

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización