EPM5192JC2 vs EPM5192JC-ES Comparaison

Comparaison détaillée côte à côte de EPM5192JC2 par Intel et EPM5192JC-ES par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192JC2 EPM5192JC-ES
Marque Intel Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $15,90 $16,45
Family MAX 5000 —
Device Type CPLD (Complex Programmable Logic Device) CPLD (EPLD)
Macrocells 192 192
Logic Array Blocks (LABs) 12 12
Usable Gates (equivalent) 6000 —
Maximum User I/O 64 —
Dedicated Inputs 7 —
External Clock Inputs 1 (with shared input/clock capability) —
Fréquence d'horloge maximale 50 MHz —
Propagation Delay (tPD) 45 ns (speed grade -2) —
Process Technology CMOS, UV-erasable —
Interconnect Programmable Interconnect Array (PIA) Programmable Interconnect Array (PIA)
Boîtier PLCC-68 (JC) 84-pin PLCC (J-lead, CQCC, JEDEC S-CQCC-J84)
Type de montage Surface Mount (socketable PLCC) Surface Mount
Programming Altera Master Programmer / ByteBlaster via JTAG-style interface Altera MAX+PLUS II or compatible programmer
Device Family — MAX 5000
Configuration Memory — EPROM (UV-erasable, one-time programmable for JC-ES)
Technology — CMOS
Température de fonctionnement — [DATA_NEEDED: operating temperature range for ES grade]
Tension d'alimentation — [DATA_NEEDED: VCC nominal]
User I/O Pins — [DATA_NEEDED: user I/O count for JC-ES in PLCC-84]
Statut RoHS — [DATA_NEEDED: RoHS compliance]
Lead-Free — [DATA_NEEDED: lead-free status]
Niveau MSL — [DATA_NEEDED: MSL rating]
Note — Datasheet source: Altera MAX 5000 family document, 52 pages

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis