EPM5192JM vs EPM5192GM883B-2 Comparación

Comparación detallada lado a lado de EPM5192JM por Altera y EPM5192GM883B-2 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5192JM EPM5192GM883B-2
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $171,00 $142,00
Family MAX 5000 MAX 5000
Device Type UV-Erasable Programmable Logic Device (EPLD) CPLD (Complex Programmable Logic Device), UV-erasable
Macrocells 192 192
Maximum User I/O 64 —
Dedicated Inputs 7 7
Total Input Channels 72 —
Propagation Delay (tPD) 55 ns 45 ns (-2 speed grade)
Supply Voltage (VCC) 4.5 V to 5.5 V (nominal 5 V) —
Technology CMOS, UV-erasable 5 V CMOS
Encapsulado 84-pin Ceramic JLCC with quartz window (J84) 84-pin Ceramic Pin Grid Array (CPGA), code S-CPGA-P84
Rango de temperatura de funcionamiento -55 C to +125 C (military grade, 'M' suffix) —
Logic Architecture Shared product-term AND/OR, programmable polarity —
Programming Method UV erase + EPROM programmer, JEDEC map —
Development Tool MAX+PLUS II (legacy Altera toolchain) —
Compliance MIL-STD-883 processing available on /883B suffix variants —
Maximum Internal Clock Frequency — 33.3 MHz
Supply Voltage (VCC, nominal) — 5 V
User I/O Pins — 64
Package Outline — 28.45 mm square (approx.)
Military Screening — MIL-STD-883 (per '883' suffix)
Tipo de montaje — Through-hole PGA socket
Temperatura de funcionamiento — [DATA_NEEDED: operating temperature range]
Estado RoHS — non_compliant (ceramic CPGA with MIL-STD-883 screening)
JEDEC Package Code — S-CPGA-P84

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización