EPM5192JM vs EPM5192GM883B-2 Comparaison

Comparaison détaillée côte à côte de EPM5192JM par Altera et EPM5192GM883B-2 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192JM EPM5192GM883B-2
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $171,00 $142,00
Family MAX 5000 MAX 5000
Device Type UV-Erasable Programmable Logic Device (EPLD) CPLD (Complex Programmable Logic Device), UV-erasable
Macrocells 192 192
Maximum User I/O 64 —
Dedicated Inputs 7 7
Total Input Channels 72 —
Propagation Delay (tPD) 55 ns 45 ns (-2 speed grade)
Supply Voltage (VCC) 4.5 V to 5.5 V (nominal 5 V) —
Technology CMOS, UV-erasable 5 V CMOS
Boîtier 84-pin Ceramic JLCC with quartz window (J84) 84-pin Ceramic Pin Grid Array (CPGA), code S-CPGA-P84
Plage de température de fonctionnement -55 C to +125 C (military grade, 'M' suffix) —
Logic Architecture Shared product-term AND/OR, programmable polarity —
Programming Method UV erase + EPROM programmer, JEDEC map —
Development Tool MAX+PLUS II (legacy Altera toolchain) —
Compliance MIL-STD-883 processing available on /883B suffix variants —
Maximum Internal Clock Frequency — 33.3 MHz
Supply Voltage (VCC, nominal) — 5 V
User I/O Pins — 64
Package Outline — 28.45 mm square (approx.)
Military Screening — MIL-STD-883 (per '883' suffix)
Type de montage — Through-hole PGA socket
Température de fonctionnement — [DATA_NEEDED: operating temperature range]
Statut RoHS — non_compliant (ceramic CPGA with MIL-STD-883 screening)
JEDEC Package Code — S-CPGA-P84

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis