EPM5192LC-2 vs EPM5192LC Comparación

Comparación detallada lado a lado de EPM5192LC-2 por Altera y EPM5192LC por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5192LC-2 EPM5192LC
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $7,95 $28,40
Family MAX 5000 MAX 7000S
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 192 192
Logic Array Blocks (LABs) 12 12
User I/O Pins 64 64
Dedicated Input Pins 7 —
External Clock Inputs 1 —
Propagation Delay (tPD) 45 ns (typical, -2 speed grade) 55 ns (typical, commercial)
Maximum Internal Frequency 50 MHz —
Interconnect Programmable Interconnect Array (PIA) —
Process Technology CMOS CMOS, UV-erasable/OTP EPROM configuration
Encapsulado PQCC-84 (PLCC-84, J-lead, surface mount) JLCC-68 (windowed ceramic, LC suffix)
Programming Non-volatile (EPROM/EEPROM-based, in-system programmable via JTAG) —
Temperatura de funcionamiento [DATA_NEEDED: commercial/industrial/military grade] —
Tensión de alimentación 5 V (typical MAX 5000 family) —
Estado RoHS [DATA_NEEDED: pre-RoHS legacy part — likely non-RoHS] [DATA_NEEDED: RoHS status]
Dedicated Inputs — 7
Global Clock Inputs — 1
Maximum Clock Frequency (fMAX) — 50 MHz
Supply Voltage (VCC) — 4.75 V to 5.25 V (nominal 5 V)
Programmable Interconnect — Programmable Interconnect Array (PIA), fixed delay
Boundary-Scan Support — JTAG IEEE 1149.1
Programming Interface — JTAG (ByteBlaster-compatible)
Operating Temperature (commercial) — 0C to +70C
Tipo de montaje — Surface Mount

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización