EPM5192LC-2N vs EPM5192LC-25 Comparación

Comparación detallada lado a lado de EPM5192LC-2N por Altera y EPM5192LC-25 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5192LC-2N EPM5192LC-25
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $11,85 $55,00
Family MAX 5000 MAX 5000
Macrocells 192 192
Flip-Flops 192 —
Logic Elements 192 macrocells (PAL/GAL-style AND-OR array) 192 (1 macrocell ≈ 1 LE in MAX 5000 architecture)
Package Type LC (ceramic J-leaded, windowed UV-erasable package family) —
Speed Grade -2 (tPD approximately 25 ns) -25 (25 ns)
Propagation Delay (typical) 25 ns —
Tensión de alimentación 5 V (typical) 5 V (typical, MAX 5000)
Programmability UV-erasable EPROM cell —
Tipo de montaje Surface Mount (LC package) Surface Mount
Temperatura de funcionamiento Commercial (0C to +70C) - inferred from speed-grade -2 designation 0C to +70C (commercial)
Estado RoHS Compliant (per -N lead-free suffix) Unknown (legacy ceramic package typically non-RoHS)
Lead-Free Yes (per -N suffix) —
Architecture Programmable Logic Array (PLA) with global PIA —
Programming Interface Altera programming hardware (MAX+PLUS II / ByteBlaster compatible) JTAG / Altera programming hardware (legacy)
Product Type — CPLD (Complex Programmable Logic Device)
Pin-to-Pin Delay (tPD) — 25 ns
Encapsulado — JLCC-84 (ceramic J-lead chip carrier)
Programmable Technology — UV-erasable / OTP (EPROM-based)
I/O Standard — TTL-compatible
Configuration Memory — Non-volatile EPROM (on-chip)
Manufacturer — Altera Corporation (now Intel PSG)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización