EPM5192LC-2N vs EPM5192LC-25 Comparaison

Comparaison détaillée côte à côte de EPM5192LC-2N par Altera et EPM5192LC-25 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192LC-2N EPM5192LC-25
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $11,85 $55,00
Family MAX 5000 MAX 5000
Macrocells 192 192
Flip-Flops 192 —
Logic Elements 192 macrocells (PAL/GAL-style AND-OR array) 192 (1 macrocell ≈ 1 LE in MAX 5000 architecture)
Package Type LC (ceramic J-leaded, windowed UV-erasable package family) —
Speed Grade -2 (tPD approximately 25 ns) -25 (25 ns)
Propagation Delay (typical) 25 ns —
Tension d'alimentation 5 V (typical) 5 V (typical, MAX 5000)
Programmability UV-erasable EPROM cell —
Type de montage Surface Mount (LC package) Surface Mount
Température de fonctionnement Commercial (0C to +70C) - inferred from speed-grade -2 designation 0C to +70C (commercial)
Statut RoHS Compliant (per -N lead-free suffix) Unknown (legacy ceramic package typically non-RoHS)
Lead-Free Yes (per -N suffix) —
Architecture Programmable Logic Array (PLA) with global PIA —
Programming Interface Altera programming hardware (MAX+PLUS II / ByteBlaster compatible) JTAG / Altera programming hardware (legacy)
Product Type — CPLD (Complex Programmable Logic Device)
Pin-to-Pin Delay (tPD) — 25 ns
Boîtier — JLCC-84 (ceramic J-lead chip carrier)
Programmable Technology — UV-erasable / OTP (EPROM-based)
I/O Standard — TTL-compatible
Configuration Memory — Non-volatile EPROM (on-chip)
Manufacturer — Altera Corporation (now Intel PSG)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis