EPM5192LC vs EPM5192JC-1 Comparación

Comparación detallada lado a lado de EPM5192LC por Altera y EPM5192JC-1 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5192LC EPM5192JC-1
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $28,40 $22,40
Family MAX 7000S MAX 5000
Macrocells 192 192
Logic Array Blocks (LABs) 12 —
User I/O Pins 64 84
Dedicated Inputs 7 —
Global Clock Inputs 1 —
Propagation Delay (tPD) 55 ns (typical, commercial) 40 ns (speed grade -1)
Maximum Clock Frequency (fMAX) 50 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V (nominal 5 V) 4.75 V to 5.25 V
Process Technology CMOS, UV-erasable/OTP EPROM configuration —
Programmable Interconnect Programmable Interconnect Array (PIA), fixed delay —
Boundary-Scan Support JTAG IEEE 1149.1 —
Programming Interface JTAG (ByteBlaster-compatible) Altera MAX programming interface (parallel, pre-JTAG for this family)
Operating Temperature (commercial) 0C to +70C —
Encapsulado JLCC-68 (windowed ceramic, LC suffix) —
Tipo de montaje Surface Mount —
Estado RoHS [DATA_NEEDED: RoHS status] —
Device Type — CPLD - Complex Programmable Logic Device
Technology — CMOS, UV-Erasable / OTP
Usable Gates — 3750
Maximum Internal Frequency (fMAX) — 62.5 MHz
Package Type — 84-pin Ceramic Quad Flat Pack (CQFP), windowed
JEDEC Package Code — S-CQCC-J84
Temperatura de funcionamiento — 0 C to +70 C (commercial)
Configuration Memory — UV-EPROM (erasable under UV lamp)
Process — CMOS EPROM
I/O Standard — TTL/CMOS 5 V compatible

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización