EPM5192LC vs EPM5192JC-1 Comparaison

Comparaison détaillée côte à côte de EPM5192LC par Altera et EPM5192JC-1 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192LC EPM5192JC-1
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $28,40 $22,40
Family MAX 7000S MAX 5000
Macrocells 192 192
Logic Array Blocks (LABs) 12 —
User I/O Pins 64 84
Dedicated Inputs 7 —
Global Clock Inputs 1 —
Propagation Delay (tPD) 55 ns (typical, commercial) 40 ns (speed grade -1)
Maximum Clock Frequency (fMAX) 50 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V (nominal 5 V) 4.75 V to 5.25 V
Process Technology CMOS, UV-erasable/OTP EPROM configuration —
Programmable Interconnect Programmable Interconnect Array (PIA), fixed delay —
Boundary-Scan Support JTAG IEEE 1149.1 —
Programming Interface JTAG (ByteBlaster-compatible) Altera MAX programming interface (parallel, pre-JTAG for this family)
Operating Temperature (commercial) 0C to +70C —
Boîtier JLCC-68 (windowed ceramic, LC suffix) —
Type de montage Surface Mount —
Statut RoHS [DATA_NEEDED: RoHS status] —
Device Type — CPLD - Complex Programmable Logic Device
Technology — CMOS, UV-Erasable / OTP
Usable Gates — 3750
Maximum Internal Frequency (fMAX) — 62.5 MHz
Package Type — 84-pin Ceramic Quad Flat Pack (CQFP), windowed
JEDEC Package Code — S-CQCC-J84
Température de fonctionnement — 0 C to +70 C (commercial)
Configuration Memory — UV-EPROM (erasable under UV lamp)
Process — CMOS EPROM
I/O Standard — TTL/CMOS 5 V compatible

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis