EPM5192LC vs EPM5192LC-1 Comparación

Comparación detallada lado a lado de EPM5192LC por Altera y EPM5192LC-1 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5192LC EPM5192LC-1
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $28,40 $14,20
Family MAX 7000S MAX 5000
Macrocells 192 192
Logic Array Blocks (LABs) 12 —
User I/O Pins 64 —
Dedicated Inputs 7 7
Global Clock Inputs 1 —
Propagation Delay (tPD) 55 ns (typical, commercial) —
Maximum Clock Frequency (fMAX) 50 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V (nominal 5 V) —
Process Technology CMOS, UV-erasable/OTP EPROM configuration —
Programmable Interconnect Programmable Interconnect Array (PIA), fixed delay —
Boundary-Scan Support JTAG IEEE 1149.1 —
Programming Interface JTAG (ByteBlaster-compatible) —
Operating Temperature (commercial) 0C to +70C —
Encapsulado JLCC-68 (windowed ceramic, LC suffix) —
Tipo de montaje Surface Mount —
Estado RoHS [DATA_NEEDED: RoHS status] Non-compliant (ceramic LDCC with Pb-bearing terminations)
Device Type — EPLD / CPLD
Logic Gates — 3750 (typical usable)
User I/O — 64
Número de pines — 84
Package Type — LDCC (Leaded Ceramic Chip Carrier), plastic windowless
Propagation Delay — 25 ns
Frecuencia de reloj máxima — 50 MHz
Tensión de alimentación — 5 V nominal (4.75 V to 5.25 V)
Technology — CMOS, UV-erasable / OTP EPROM cell
Temperatura de funcionamiento — 0C to +70C (commercial)
Programmable Memory — EPROM (one-time or UV-erasable)
Speed Grade — -1

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización