EPM5192LC vs EPM5192LC-1 Comparaison

Comparaison détaillée côte à côte de EPM5192LC par Altera et EPM5192LC-1 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192LC EPM5192LC-1
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $28,40 $14,20
Family MAX 7000S MAX 5000
Macrocells 192 192
Logic Array Blocks (LABs) 12 —
User I/O Pins 64 —
Dedicated Inputs 7 7
Global Clock Inputs 1 —
Propagation Delay (tPD) 55 ns (typical, commercial) —
Maximum Clock Frequency (fMAX) 50 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V (nominal 5 V) —
Process Technology CMOS, UV-erasable/OTP EPROM configuration —
Programmable Interconnect Programmable Interconnect Array (PIA), fixed delay —
Boundary-Scan Support JTAG IEEE 1149.1 —
Programming Interface JTAG (ByteBlaster-compatible) —
Operating Temperature (commercial) 0C to +70C —
Boîtier JLCC-68 (windowed ceramic, LC suffix) —
Type de montage Surface Mount —
Statut RoHS [DATA_NEEDED: RoHS status] Non-compliant (ceramic LDCC with Pb-bearing terminations)
Device Type — EPLD / CPLD
Logic Gates — 3750 (typical usable)
User I/O — 64
Nombre de broches — 84
Package Type — LDCC (Leaded Ceramic Chip Carrier), plastic windowless
Propagation Delay — 25 ns
Fréquence d'horloge maximale — 50 MHz
Tension d'alimentation — 5 V nominal (4.75 V to 5.25 V)
Technology — CMOS, UV-erasable / OTP EPROM cell
Température de fonctionnement — 0C to +70C (commercial)
Programmable Memory — EPROM (one-time or UV-erasable)
Speed Grade — -1

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis